OSIC检测中高效排序QR分解FPGA实现

排序连续干扰消除（Ordered successive interference cancellation， OSIC）是多输入多输出（Multiple input multiple output， MIMO）系统中一种常用的信号检测算法，但该算法的吞吐量、时延等指标受制于信道矩阵逆运算。因此，计算复杂度低且能高速实现矩阵求逆分解预处理是算法硬件实现的关键。本文采用对信道矩阵进行排序正交三角（Orthogonal triangle， QR）分解的矩阵预处理硬件加速方案，其中排序过程引入对复值1范数的快速估计方法消除复数模计算，QR分解过程利用深度流水化坐标旋转数字计算（Coordinate rotation digital computer， CORDIC）迭代方法消除Givens旋转过程中的元素矢量化，计算置零旋转角度，实现了面向QR分解的可复用Givens旋转结构的流水线电路结构设计，使矩阵分解过程中无需乘法器。仿真结果表明，本文所提OSIC改进算法误比特率性能与基于信噪比的OSIC检测算法性能基本一致，所提的基于CORDIC迭代的Givens旋转结构能够高度分时复用，显著提升系统并行度并极大减少资源占用，系统设计时钟最高能达到250 MHz，矩阵分解吞吐量能达到1.88 M Matrices/s，能够满足4天线及以上MIMO系统接收端吞吐量和时延需求。